# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (VBPTO)



## Patent Abstracts f Japan

**PUBLICATION NUMBER** 

61120424

PUBLICATION DATE

07-06-86

APPLICATION DATE

16-11-84

APPLICATION NUMBER

59240450

APPLICANT: OKI ELECTRIC IND CO LTD;

(b)

INVENTOR: MATSUOKA SUSUMU;

INT.CL.


: H01L 21/304 H01L 21/76

TITLE

METHOD OF POLISHING DIELECTRIC

ISOLATED SUBSTRATE

(C)



ABSTRACT :

P' INPOSE: To prevent the wiring from being disconnected due to the unevenness of the surface, by polishing a dielectric isolated substrate in several steps such that the single crystal Si substrate is polished in the first step through chemical and mechanical pelishment and it is finished through chemical and mechanical polishment in which the mechanical action is stronger in the second step from shortly before an insulator is exposed to the surface of the substrate.

CONSTITUTION: An Si substrate 11 is polished with slurry of pH 10.5 containing SiO<sub>2</sub> having a particle size of 0.02 at a temperature of 25°C, under a pressure of 350g/cm<sup>2</sup> and at a polishing rate of about 10µm/min until the level of t<sub>3</sub>+t<sub>4</sub>=10~50μm as measured from the peak point of a V-shaped groove is reached. Then the polishing operation is continued while the pressure is lowered and the polishing rate is decreased by several or several tens times until the level of  $t_4$ =2~3 $\mu$ m from the peak point is reached. In the next step, the substrate 11 is further polished more mechanically with slurry of pH 7.5 so that the depth t4 of the substrate is removed and that the peak point of SiO<sub>2</sub> is approximately exposed in the surface of the substrate. Finally, only the pressure is lowered to decrease the polishing rate to about 150g/cm<sup>2</sup> and the substrate 11 is polished so as to expose the surface of the polysilicon 31. According to this method, the level difference on the surface of the Si substrate 11 can be decreased to 0.1µm or less, whereby disconnection of wiring and irregular configuration around the Si island 11 can be effectively prevented.

COPYRIGHT: (C)1986,JPO&Japio

THIS PAGE BLAMK (USPID)

⑩日本国特許庁(JP)

⑪特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

昭61-120424

@Int\_Cl\_1

識別記号

庁内整理番号

母公開 昭和61年(1986)6月7日

H 01 L 21/304 21/76

B-7376-5F D-7131-5F

審査請求 未請求 発明の数 1 (全5頁)

公発明の名称

誘電体分離基板の研磨方法

②特 頤 昭59-240450

昭59(1984)11月16日 会田

砂発 明 者 ⑦発 明 者 高屋敷 岡

哲 也 進 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社 砂出 顋 人

20代 理 人 弁理士 菊 池

#### 1. 発明の名称

欝電体分離基板の研磨方法

#### 2. 特許請求の範囲

(1) V 講上に絶様物を介して多結晶 Si を形成した 単結晶 Si の基板を第 1 のケミカル・メカニカルポ リシュ研磨を行つた後、上記絶縁物が差板の表面 に舞出する直前からは、前記第1のケミカル・メ カニカルポリシュよりメカニカルポリシング作用 の強い第2のケミカル・メカニカルポリシュで仕 上げ研磨を行うことを特徴とする誘電体分離基板 の研磨方法。

(2) 絶縁物の先端が基板の表面に舞出する底前か らは第2のケミカル・メカニカルポリシュで研磨 を行い、との絶縁物の先端が基板の表面の鮮出し きる道前または直後からはメカニカルポリシュの 荷重のみを軽減させた餌3のケミカル・メカニカ ルポリシュで仕上げ研磨を行りことを特徴とする 特許請求の範囲第1項記収の誘電体分離基板の研

#### 3. 発明の詳細な説明

#### (産業上の利用分野)

この発明は、誘電体分離基板の表面の凹凸形状 による配線の段切れや素子の不正確の転写をたく することが できるようにした 勝電体分離基板の 研 岩方法に関するものである。

#### (従来の技術)

従来の誘電体分離基板の製造方法は、たとえば、 特開昭 5 7 - 4 5 2 4 2 号公報にも示されており、 以下、第3図(a)~第3図(g)を用いて説明する。

まず、 第 3 図 (a) に 示 す よ う に 、 単 結 晶 S i 基板 1 IC、 所望の 深さを有する V 字構 V を 長方性エッチ ング技術を用いて形成する。

次に第3図(b)に示すように、上記V字碑Vを含 む単結晶 Si 基板表面に絶縁膜 2 (通常は Si Oz)を 形成する。

次に、 第 3 図 (c) に示すように、 絶縁膜 2 を介在 して単結晶 Si 基板 l 上に多結晶 Si 層 3 を、ほぼ単 結晶Si基板1と同等の厚さまで成長させる。

次に、 単結晶 Si 蒸板 l の底面に平行になるよう

#### 特開昭61-120424 (2)

に多結晶 Si 層 3 を a - a'の線で示した位置をで除去することによつて、第 3 図(d)の状態を得る。

次に、単数晶 81 基板 1 倒を座面から b - b'の 線で示した位置まで研磨除去する。この研磨量は通常 200 am 以上あるため、効率よく行うには研磨速度が 5 am 程度以上ある 冠研磨 (研磨中の粒子が大きい)をする。このようにして第 3 図 (a)の状態を得る。

次に、第3回(e)の状態から、約工程で生じた加工程層をとる目的も含めて、仕上研磨(研磨液中の粒子が小さい)を行なう。この場合の仕上研磨量は通常10~30 gm であるが、敷終的に残すべき単結晶 8i 層の厚みをウェヘ内で、またはウェヘ間で均一にするために、1 gm 以下程度に研磨速度を遅くするとともに仕上研磨工程の途中で一度または数度ウェヘ厚みの計測を行ない、研磨速度のチェックを行うとともにウェヘをはりかえたりすることが行われる。

とのようにして、第3図(t)に示すように、単結 品81基板1は単結品81島1 a , 1 b , 1 c となり、

うち、誘電体分離基板に生じやすい表面の凹凸形 状による配線の取切れや、常子形状の不正確を転 なという点について解決した誘電体分離基板の研 魅方法を提供するものである。

#### (問題点を解決するための手段)

この発明は、誘電体分離基板の研磨方法にかいて、第1のケミカル・メカニカルポリシュで早結品 S1の基板を研磨する工程と、この工程により絶縁物が基板の表面に製出する直的からはメカニカルポリシュの強い第2のケミカル・メカニカルポリシュで仕上げ研磨を行う工程とを導入したものである。

#### (作用)

この発明によれば、以上のような工程を導入したので、単結最SIの基板を第1のケミカル・メカニカルポリシュで研磨を行つて基板に形成したV 講上の絶縁物が基板の表面に露出する直的からは、 第1のケミカル・メカニカルポリシュよりメカニカルポリシング作用の強い第2のケミカル・メカニカルポリシュよりメカニカルポリシュを用いて基板の研磨を行つてV構 互いに絶縁物 2 で囲まれた状態を得る。 これ以後の工程は通常の拡散、 C V D、 ホトリン技術を用いて素子を形成し、最終的な半導体集積回路をつくる。

#### (発明が無決しようとする問題点)

しかしながら、健電体分離基板は単結晶 Si , Si Oz などの複数の物質で構成されているので、仕上研磨のように化学反応(エッテンタ)を主体とした研磨法では、特に Si Oz に対してエッチンタ 速度が遅くなるため、第 3 図(g) に示すように、絶縁膜 2 またはその周囲が凸状となり、単結晶 Si 基板 1 かよび多結晶 Si 3 の領域が凹状となり、突起高さ Ld と単結晶 Si 基板 1 の表面へこみ深さLa, Lp を生じる不都合があつた。たとえば、表面深さ La , Lp は 0.5~1.0 am にも遅することがある。

このような状態は、アルミなどの配線をする上で良切れを生じたり、単結晶 Si 島の周辺部が平面でないため、この領域では素子形状が正確に転写されないなどの障害となつていた。

との発明は前記従来技術がもつている問題点の

上の絶景物が基板の表面にほぼ露出させる。 (実施例)

以下、この発明の詩電体分離板の研磨方法の実施例について図面に基づき説明するが、実施例の具体的な説明に先立ち、まず、発明者らが行つたポリシンテ実験結果について第2図(a)~第2図(d)について述べ、次いで、この発明の実施例の説明に移行することにする。

このポリシング実験に用いたスラリ(ポリシュ液)は、NaOH系液にSiO<sub>2</sub>粒子径  $0.02\,\mu m$  のものを分散させたものである。第 2 図(a) 一第 2 図(c)はポリシュ速度を変化させる長因であるスラリの選度、スラリの pH、荷重の 3 項目について、これらを変化させて各々単結晶 81 と 8i O<sub>2</sub> のポリシュ速度を求めたものである。代表的を値としては荷重  $350\,g$ / $\alpha l$ 、スラリ速度  $25\,\tau$ 、 pH =  $10.5\,\tau$  あった。

たお、図中多結晶 Si K ついては示してないが、 単結晶 Si と低度同一の値を示した。

また、 第 2 図(d)は、 V 字標の先端の絶縁膜(以

#### 特開昭61-120424(3)

表面へこみ祭さ La , Ld とも起点は Si Oz と単結 晶 Si 基板が表面で扱している点とした(第3図g)。

この第2図似によれば、奥起高さLd は研磨の進行に対して大きな変化はないが、表面へこみ探さ La は研磨の進行とともに大きくなつていくことが わかる。

すなわち、この過程においては、 Si Oz と単結晶 Si の境界面にはあまり研磨圧力が加わらないが、研磨布の弾性により Si 島の中央部には、境界面より強い研磨圧力が加わるため、島の中央部のみの研磨が進行するものと推定される。 したがつて、中央部の研磨を抑制するためには研算を軽減する必要がある。

以上述べた実験事実をもとにして、発明者らが 実施したこの発明の詩電体分離基板の研胎方法の 実施例の具体的製明を行う。第1図(4)~第1図(4)

みばらつきが 2 ~ 3 μm はあるので、 2 ~ 3 μm の 単結晶 Si 1 1 の層を残けようにしてもよい。 この 仕上研磨の第 1 次の条件として、たとえばスラリ はコロイダルシリカ(粒子 0.02 μm) を含む pH 10.5 のものを用い、温度は 2 5 ℃、荷重は 350 \*/d を用いる。

このような条件は、現在の Si 基板の研磨にかいて、メカノケミカルポリッシンクといわれ、メカニカル ( 機械的 ) な作用とケミカル ( 化学的 ) な作用を合せもつ特徴を有してかり、条件を変えることにより、メカニカル作用を支配的にしたり、ケミカル作用を支配的にしたりすることが可能である。

次に、第3の条件、たとえば、第2の条件の 30%

はその工程説明図である。

まず、第1回(a)は多結晶 Si 31何の研修を行むい、単結晶 Si 11との平行面出しを 終了した状態を示す。図中 21 は絶象物としての SiOz であり、通常 1 Am 前後の厚さを有する。

この状態から、第1回(a)中のA・A'で示す点まで見研磨をたは研削を行なり。輸去量もは一般に300 Am 以上あるため、高速の研磨条件をたは研削条件、たとえば10 Am/分程度が望ましい。このとき、単結晶 Si による義復中に親め込まれた V字簿(図中では逆 V字形)の先端までの距離もは10~50 Am 発士よりにする。

次に、第1図(b)では、前記克研磨に比べて数分の1から数十分の1のポリシュ速度になる研磨条件でB-Bの位置まで研磨する。具体的には、スクリに含まれるSiOt などの粒子径が1 Am 以下の小さいものを用いることと、圧力を低減することなどで行う。

この条件下にかいて、 8iOs 2 1 の先端までの距離 taは 0 に近いのが望ましいが、ケエハ内での厚

ち荷食のみを軽減した鑑度 1 0 ℃、 p.H. 7.5、荷食 150 \*/ai の条件で第3の仕上研磨を行う。

このようにして、第1図(4)に示すように、多結 品 Si 3 1 が表面に露出する状態とする。 研磨量は 2 μm 位がよい。この後は必要に応じて最終仕上げ 研磨を行つてもよい。

このように、発明者らは前記基板表面の設養、 すなわち、突起高さ Ld とへこみ課さ Ls との和 Ld + Ls を 0.1 m 以下に低波することができた。

この後、通常の半導体集積回路製造技術を用いることにより、勝電体分離形半導体集積回路報量を製造することができる。

なか、前配第2の仕上研磨条件、第3の仕上研磨条件は各々単独に実行されても効果は大きい。

また、仕上研磨条件を変更するときの基板の状態も、基板厚さのは5つきが存在するため、必ず しも厳密な条件を必要とするものではない。

さらに、上記実験では Na OH系放のものを用いたが NH。系放に 粉体シリカを分散させたスラリを用いても向様な効果を示した。

#### 特開昭61~120424(4)

U

1 1 ··· 单柏品 Si 、 2 1 ··· SiO<sub>2</sub> 、 3 1 ··· 多粒 品 Si 。

> 特許出版人 神電気工業株式会社 代理人 弁理士 菊 私 弘徳・聖

#### (発明の効果)


以上、評細に説明したようにとの発明によれば、まず第1の条件で解1の仕上げ研磨を行い、次に 連級物が表面に第出する値前からは第1の研磨条件 作より、メカニカル作用の強い第2の研磨条件を 用いて第2の仕上研磨を行い、次に絶縁物が表面 に露出しきる値前または直後からは第2の研磨条件 件のうち荷重のみを軽減した第3の研磨条件で、 第3の仕上研磨を行うようにしたので、時間体分 離基板表面の凹凸が1000点以下と少なくできる。


これにとるない、金属配譲の収切れがなくなり、 また、基板表面が平坦なため、正確な素子形状を 基板表面に転写することが可能となる。


したがつて、性能のよい安定した品質の誘電体 分離形半導体集積回路装置が製造できる。

#### 4. 図面の簡単な説明


第1図(a)ないし第1図(d)はそれぞれこの発明の 誘電体分離蓄板の研磨方法の一実施例の工程説明 図、第2図(a)ないし第2図(d)はそれぞれこの発明 の誘電体分離基板の研磨方法に適用した実験結果











## 特開昭 61-120424 (5)











THIS PAGE BLANK WERTON